IMX Pregius IP Core

用于索尼 Pregius Sub-LVDS 图像传感器的 IP 核

特性一览

Sub-LVDS 读出和解码块
基于 SPI 的传感器配置模块
用于传感器配置的软件库
自由运行或触发读出模式

IMX Pregius IP 核数据表

比较购买地点

Sensor to image产品

架构

SubLVDS 接收器和解串器

SubLVDS Receiver and Deserializer 块连接到传感器的输出引脚，并使用 FPGA IO 单元对图像流进行解串。该块高度依赖于 FPGA，目前仅限于 AMD FPGA。并行视频流可以进行裁剪，并以类似Camera Link的格式提供以便进一步处理。

IMX Pregius IP 核描述

Sony IMX Pregius是一系列广为使用的高品质CMOS图像传感器。S2I IMX Pregius IP Core支持这些传感器，能读取其数据并进行控制。它以功能完备的参考设计的形式交付，和兼容 S2I 的 MVDK 以及标准 FPGA 评估套件的 FMC 模块一起在商定的通用交付平台上运行。它们共同为设计相机提供了一种便捷的方法。

触发发生器

IMX 传感器本身可以在自由运行模式下使用，也使用IP Core的时序和触发发生器在从属模式下使用。基于 SPI 的控制接口按照正确的配置时序实现传感器配置。

控制寄存器

IP 核的功能可以在编译时通过参数配置，也可以在运行时使用 AXI-Lite 接口通过控制寄存器配置。由 C 软件库配置传感器和 IP 核。

带有IMX Pregius接口板的MVDK

提供参考设计

IP核提供完整的参考设计和 GigE Vision 接口，包含一块作为传感器和标准 FPGA 评估板之间接口的 FMC（FPGA 夹层卡）。FMC 模块符合 FMC-LPC 标准，可适应 IMX CMOS 传感器所需的所有功率和电平变化。 IP Core以加密的VHDL或VHDL源代码的形式交付，具体取决于许可模式。此外还提供一个用于配置传感器的软件库。