视觉标准IP核

GigE Vision、USB3 Vision、CoaXPress

At a glance
  • Compatible with AMD 7 Series (and up) and Intel Cyclone V devices (and up)
  • 紧凑、可定制
  • 提供工作参考设计
 
GigE Vision IP Core

用于 FPGA 的 GigE Vision IP 核
 
USB3 Vision IP Core

用于 FPGA 的 USB3 Vision IP 核
 
CoaXPress IP Core

用于 FPGA 的 CoaXPress IP 核
 
CoaXPress-over-Fiber Bridge IP Core

用于 FPGA 的 CoaXPress-over-Fiber 桥接 IP 核
Sensor to image产品
Sensor to image产品

视频采集模块

参考设计的视频采集模块可模拟具有测试图案生成器的相机。此模块以 VHDL 源代码形式提供，须由相机设计中的传感器接口和像素处理逻辑代替。

加快上市速度

机器视觉相机供应商利用传输层IP核缩短产品上市时间，并依靠Sensor to Image紧跟不断演进的技术和标准。
要将图像从相机流式传输到主机，可以采用几种现代化的视觉传输层标准。不过，最强大的标准（GigE Vision、USB3、CoaXPress...）可能会显得复杂并且在不断变化。Sensor to Image的IP核能帮助机器视觉公司缩短数月的开发工作，并按照这些标准打造基于FPGA的产品，以小巧的外形提供尽可能高的性能，同时尽量减少开发时间。

工作参考设计

S2I Vision Standard IP 核解决方案提供一套附带 FPGA IP 核的工作参考设计。这将最大限度缩短开发时间，并能以较小的尺寸实现一流的性能，同时保留足够的灵活性来定制设计。Sensor to Image 核非常紧凑，可在 FPGA 中为您的应用留出足够的空间。

FPGA 集成 CPU

FPGA 集成 CPU（MicroBlaze、NIOS、ARM）用于视觉标准 IP 核上的一些非时间关键型控制和配置任务。此软件采用 C 语言编写，用户可自行扩展。

顶层设计

IP核的第一个组件是顶层设计。它是外部硬件（成像器、传感器、GigE Vision、USB3 Vision或CoaXPress PHY）和FPGA内部数据处理之间的接口。我们提供该模块的VHDL源代码，可以针对定制硬件进行改编。

MVDK 机器视觉开发套件

Sensor to Image MVDK 开发套件是一款面向机器视觉应用的灵活评估平台。

  • 支持 CoaXPress 主机和设备参考设计
  • 支持 GigE Vision 主机和设备参考设计
  • 支持 USB3 Vision 设备设计
  • 支持索尼 IMX 成像器界面设计
  • support for various Enclustra FPGA modules with Intel and AMD FPGAs

通过在列中选择，对产品进行比较
产品之间的差异突出显示为蓝色。
 
选择产品
选择产品
Ordering Information
Product code - Description
-