视觉标准IP核

参考设计的视频采集模块可模拟具有测试图案生成器的相机。此模块以 VHDL 源代码形式提供，须由相机设计中的传感器接口和像素处理逻辑代替。

S2I Vision Standard IP 核解决方案提供一套附带 FPGA IP 核的工作参考设计。这将最大限度缩短开发时间，并能以较小的尺寸实现一流的性能，同时保留足够的灵活性来定制设计。Sensor to Image 核非常紧凑，可在 FPGA 中为您的应用留出足够的空间。

FPGA 集成 CPU（MicroBlaze、NIOS、ARM）用于视觉标准 IP 核上的一些非时间关键型控制和配置任务。此软件采用 C 语言编写，用户可自行扩展。

IP 核的第一个组件是顶层设计。它是外部硬件（成像器、传感器、GigE Vision、USB3 Vision 或 CXP Vision PHY）和 FPGA 内部数据处理之间的接口。我们提供该模块的 VHDL 源代码，可以针对定制硬件进行改编。

Sensor to Image MVDK 开发套件是一款面向机器视觉应用的灵活评估平台。

• 支持 CoaXPress 主机和设备参考设计
• 支持 GigE Vision 主机和设备参考设计
• 支持 USB3 Vision 设备设计
• 支持索尼 IMX 成像器界面设计
• 支持基于英特尔和 Xilinx FPGA 的各种 Enclustra FPGA 模块