Vision-Standard IP-Cores

GigE Vision, USB3 Vision, CoaXPress

At a glance
  • Kompatibel mit der Xilinx 7-Serie (und neuer) und Intel/Altera Cyclone V-Geräten (und neuer)
  • Kompakt, anpassbar
  • Funktionierendes Referenzdesign ist im Lieferumfang enthalten
 
GigE Vision IP Core

GigE Vision-IP-Core für FPGA

 
USB3 Vision IP Core

USB3 Vision-IP-Core für FPGA

 
CoaXPress IP Core

CoaXPress-IP-Core für FPGA

 
CoaXPress-over-Fiber Bridge IP Core

CoaXPress-over-Fiber Bridge-IP-Core für FPGA

Ein Produkt von Sensor to Image
Ein Produkt von Sensor to Image


Videoerfassungsmodul

Das Videoerfassungsmodul des Referenzdesigns simuliert eine Kamera mit einem Testmustergenerator. Dieses Modul wird als VHDL-Quellcode geliefert und muss durch eine Sensorschnittstelle sowie Pixelverarbeitungslogik im Kameradesign ersetzt werden.


Kürzere Markteinführungszeit

Anbieter von Machine-Vision-Kameras reduzieren die Markteinführungszeit mit Transportschicht-IP-Cores und verlassen sich auf Sensor to Image, um mit Fortschritten in Technologie und bei Standards Schritt zu halten.
Zum Streamen von Bildern von der Kamera zum Host gibt es mehrere moderne Vision-Standards für die Transportschicht. Die leistungsstärksten (GigE Vision, USB3, CoaXPress ...) mögen jedoch komplex erscheinen und sich in ständiger Weiterentwicklung befinden. Mit den IP-Cores von Sensor to Image können Machine-Vision-Unternehmen Monate an Entwicklungsarbeit verkürzen, um FPGA-basierte Produkte gemäß diesen Standards zu entwickeln, die höchstmögliche Leistung bei geringem Platzbedarf und minimaler Entwicklungszeit bieten.


Funktionierendes Referenzdesign

S2I liefert seine Vision-Standard IP-Core-Lösung als funktionierendes Referenzdesign zusammen mit FPGA-IP-Cores. Dies minimiert die Entwicklungszeit und ermöglicht beste Leistung bei geringem Platzbedarf und dennoch ausreichend Flexibilität zur Anpassung des Designs. Cores von Sensor to Image sind kompakt und bieten ausreichend Platz im FPGA für Ihre Anwendung.


FPGA-integrierte CPU

Eine FPGA-integrierte CPU (MicroBlaze, NIOS, ARM) wird für mehrere zeitunkritische Steuerungs- und Konfigurationsaufgaben in den Vision-Standard IP-Cores verwendet. Diese Software ist in C geschrieben und kann vom Kunden erweitert werden.


Top-Level-Design

The first component of the IP Core is the Top Level Design. It is an interface between external hardware (imager, sensors, GigE Vision, USB3 Vision or CoaXPress PHY) and FPGA internal data processing. We deliver this module as VHDL source code that can be adapted to custom hardware.


MVDK (Machine Vision Development Kit)

Das MVDK-Entwicklungskit von Sensor to Image ist ein flexibles Evaluierungstool für Machine-Vision-Anwendungen.

  • Unterstützung für CoaXPress-Host- und Device-Referenzdesigns
  • Unterstützung für GigE Vision-Host- und Device-Referenzdesigns
  • Unterstützung für USB3 Vision-Devicedesigns
  • Unterstützung für IMX-Imager-Schnittstellendesigns von Sony
  • Unterstützung für verschiedene FPGA-Module von Enclustra mit Intel- und Xilinx-FPGAs


Vergleichen Sie Produkte, indem Sie diese in den Spalten auswählen.
Die Unterschiede zwischen den Produkten sind blau hervorgehoben.
 
Produkt auswählen
Produkt auswählen
Ordering Information
Product code - Description