CoaXPress-Framegrabber
Camera Link-Framegrabber
Analoge Nichtstandard-Framegrabber
Standard PAL/NTSC/1080p-Video-aufnahmekarten
Softwaretools zur Bildanalyse
Anwendungen für Evaluierung und Prototyping
Bilderfassungssoftware
GigE Vision, USB3 Vision, CoaXPress
IMX Pregius, MIPI CSI-2
Machine Vision Development Kit
GigE Vision-IP-Core für FPGA
USB3 Vision-IP-Core für FPGA
CoaXPress-IP-Core für FPGA
CoaXPress-over-Fiber Bridge-IP-Core für FPGA
Das Videoerfassungsmodul des Referenzdesigns simuliert eine Kamera mit einem Testmustergenerator. Dieses Modul wird als VHDL-Quellcode geliefert und muss durch eine Sensorschnittstelle sowie Pixelverarbeitungslogik im Kameradesign ersetzt werden.
Anbieter von Machine-Vision-Kameras reduzieren die Markteinführungszeit mit Transportschicht-IP-Cores und verlassen sich auf Sensor to Image, um mit Fortschritten in Technologie und bei Standards Schritt zu halten. Zum Streamen von Bildern von der Kamera zum Host gibt es mehrere moderne Vision-Standards für die Transportschicht. Die leistungsstärksten (GigE Vision, USB3, CoaXPress ...) mögen jedoch komplex erscheinen und sich in ständiger Weiterentwicklung befinden. Mit den IP-Cores von Sensor to Image können Machine-Vision-Unternehmen Monate an Entwicklungsarbeit verkürzen, um FPGA-basierte Produkte gemäß diesen Standards zu entwickeln, die höchstmögliche Leistung bei geringem Platzbedarf und minimaler Entwicklungszeit bieten.
S2I liefert seine Vision-Standard IP-Core-Lösung als funktionierendes Referenzdesign zusammen mit FPGA-IP-Cores. Dies minimiert die Entwicklungszeit und ermöglicht beste Leistung bei geringem Platzbedarf und dennoch ausreichend Flexibilität zur Anpassung des Designs. Cores von Sensor to Image sind kompakt und bieten ausreichend Platz im FPGA für Ihre Anwendung.
Eine FPGA-integrierte CPU (MicroBlaze, NIOS, ARM) wird für mehrere zeitunkritische Steuerungs- und Konfigurationsaufgaben in den Vision-Standard IP-Cores verwendet. Diese Software ist in C geschrieben und kann vom Kunden erweitert werden.
Die erste Komponente des IP-Cores ist das Top-Level-Design. Dies ist eine Schnittstelle zwischen externer Hardware (Imager, Sensoren, GigE Vision, USB3 Vision oder CoaXPress PHY) und der internen Datenverarbeitung des FPGA. Wir liefern dieses Modul als VHDL-Quellcode, der an kundenspezifische Hardware angepasst werden kann.
Das MVDK-Entwicklungskit von Sensor to Image ist ein flexibles Evaluierungstool für Machine-Vision-Anwendungen.
Geben Sie Ihre E-Mail-Adresse und Ihr Passwort ein und klicken Sie auf „ANMELDEN“, um auf diesen Bereich zugreifen zu können.
Geben Sie Ihre E-Mail-Adresse ein und klicken Sie auf „KONTO ERSTELLEN“. Sie erhalten in Kürze eine Bestätigungs-E-Mail. Klicken Sie einfach auf den Link in dieser E-Mail.
Kostenlos und einfach!