GigE Vision IP Core

Die erste Komponente des IP-Cores ist das Top-Level-Design. Dies ist eine Schnittstelle zwischen externer Hardware (Imager, Sensoren, GigE PHY) und der internen Datenverarbeitung des FPGA. Wir liefern dieses Modul als VHDL-Quellcode, der an kundenspezifische Hardware angepasst werden kann.

Der Framebuffer-Core ist die Schnittstelle zum anbieterspezifischen Speichercontroller. Der Framebuffer ermöglicht die Zwischenspeicherung von Bildern und Bildpartitionierung. Dies ist für die Implementierung der Funktion zum erneuten Senden von Paketen erforderlich.

Some parts of the design are compiled files only (for example the GigE Vision control protocol library), while other parts as source code. The design framework comes with all the necessary design files and cores, Vivado or Quartus project files. It is configured either as a GigE Vision camera system with an optional CMOS imager, or as an embedded GigE Vision host (receiver). This system is used as a reference design and evaluation board. The reference design uses the AMD or Intel development tools (not in the scope of delivery).

GigE Vision is a standard communication protocol for vision applications based on the well-known Ethernet technology. It allows easy interfacing between GigE Vision devices and PCs running TCP/IP protocol family. Sensor to Image offers a set of IP cores and a development framework to build FPGA-based products using the GigE Vision interface. Due to the speed of GigE Vision, especially at speeds higher than 1 Gb/s, senders and receivers require a fast FPGA-based implementation of the embedded GigE core. GigE Vision cores are compatible with AMD 7 Series devices (and higher) and Intel Cyclone V devices (and higher).

Das Videoerfassungsmodul des Referenzdesigns simuliert eine Kamera mit einem Testmustergenerator. Dieses Modul wird als VHDL-Quellcode geliefert und muss durch eine Sensorschnittstelle sowie Pixelverarbeitungslogik im Kameradesign ersetzt werden.

Der GigE Packet Composer sendet alle Daten zum Ethernet-MAC und implementiert das Highspeed-GVSP (GigE Vision Streaming Protocol).

Sensor to Image MVDK development kit is a flexible evaluation platform for machine vision applications. It supports GigE Vision host and device reference designs for various Enclustra FPGA modules with Intel and AMD FPGAs.

S2I liefert seine GigE Vision-FPGA-Lösung als funktionierendes Referenzdesign zusammen mit FPGA-IP-Cores. Dies minimiert die Entwicklungszeit und ermöglicht beste Leistung bei geringem Platzbedarf und dennoch ausreichend Flexibilität zur Anpassung des Designs. Cores von Sensor to Image sind kompakt und bieten ausreichend Platz im FPGA für Ihre Anwendung.

Ein umfassendes Software-Toolkit mit allem, was Sie für ein schnelles und problemloses Design von leistungsstarken Video-Anwendungen unter Nutzung minimaler CPU-Ressourcen benötigen.

• Filtertreiber und Acquisition-Library für Windows
• Beispielanwendungen einschließlich mit GigE Vision/GenICam kompatiblem Viewer

Eine FPGA-integrierte CPU (MicroBlaze, NIOS, ARM) wird für mehrere zeitunkritische Netzwerk- und Konfigurationsaufgaben verwendet und führt das GigE Vision Control Protocol (GVCP) aus. Diese Software ist in C geschrieben und kann vom Kunden erweitert werden.