CoaXPress IP Core

IPコアの最初のコンポーネントは、トップレベルデザインです。これが、外部ハードウェア（イメージャ、センサー、CXP PHY）とFPGA内部データ処理装置間のインターフェースとなります。このモジュールはVHDLソースコードとして提供されますので、カスタムハードウェアに合わせてユーザーが変更できます。

CXP制御インターフェイスは、CXP制御チャンネルおよびCXP PHYから/へ送られる全データを送受信し、CXP仕様に従って制御チャネルを実装します。

Sensor to Image MVDK開発キットは、マシンビジョンアプリケーション用のフレキシブルな評価プラットフォームです。IntelおよびAMD FPGAを使用した多様なEnclustra FPGAモジュールのためのCoaXPressホストやデバイスのリファレンスデザインに対応しています。

CoaXPress (CXP) は、広く使用されている同軸ケーブルを使用したビジョンアプリケーション用の標準通信プロトコルです。このプロトコルはカメラとフレームグラバーの接続を容易にするもので、標準のGenICamソフトウェアをサポートしています。Sensor to Image CoaXPressインターフェイスはFPGAベースの送信側を構築するための一連のIPコアと開発フレームワークを提供します。CXPの速度により、送信側ではCXPコアをFPGAベースで高速に実装する必要があり、エンベデッドトランシーバを使用します。CXPコアは、AMD 7シリーズ（およびそれ以降）、Intel Cyclone Vデバイスデバイス（およびそれ以降）、 Microchip PolarFireシリーズに対応しています。

リファレンスデザインのビデオ取り込みモジュールは、テストパターンジェネレータを備えたカメラをシミュレートします。このモジュールはVHDLソースコードとして提供されるため、最終的なカメラ設計のセンサーインターフェイスとピクセル処理ロジックを置き換える必要があります。

FPGA内蔵CPU （MicroBlaze、NIOS、ARM）は、CXPレシーバまたはトランスミッタコアでの非タイムクリティカルな制御およびコンフィギュレーションタスクに使用されます。このソフトウェアはC言語で書かれており、顧客が拡張することができます

S2IのCXP FPGAソリューションは、FPGA IPコアとともに実用的なリファレンスデザインとして提供されます。これにより、開発時間を最小限に抑え、わずかなフットプリントで最高のパフォーマンスを実現しながら、設計をカスタマイズするための十分な柔軟性が確保されます。Sensor to imageのコアはユーザのアプリケーションに必要なスペースをFPGAに確保できるようコンパクトに作られています。

CXPストリーミングインターフェイスは、ビデオセンサーからCXP PHYに出力される全データを受信します。CXP仕様に応じて、ストリーミングチャンネルで最高速度に達します。

デザインの一部はバイナリファイルとしてのみ提供されますが（たとえばCXPコントロールプロトコルライブラリなど）、他の部分はソースコードとして提供されます。デザインフレームワークには、必要なデザインファイルとコア、VivadoまたはQuartusプロジェクトファイルがすべて付属しています。構成可能なテストパターンジェネレータを備えたCXPカメラシステムとして構成されています。このシステムは、市販の評価ボード用のリファレンスデザインとして提供されます。リファレンスデザインはAMDまたはIntelの開発ツールを使用します（提供に含まれません）。