CoaXPress IP Core

IP 코어의 첫 번째 구성 요소는 최상위 디자인입니다. 이것은 외부 하드웨어(이미저, 센서, CXP PHY)와 FPGA 내부 데이터 프로세싱 간의 인터페이스입니다. 당사는 이 모듈을 사용자 지정 하드웨어에 적용될 수 있는 VHDL 소스 코드로 제공합니다.

CXP 컨트롤 인터페이스는 CXP 컨트롤 채널과 CXP PHY의 모든 데이터를 수신 및 송신하고 CXP 사양에 따라 컨트롤 채널을 구현합니다.

Sensor-to-Image MVDK 개발 키트는 머신 비전 애플리케이션을 위한 유연한 평가 플랫폼입니다. 이는 Intel 및 AMD FPGA가 탑재된 다양한 Enclustra FPGA 모듈을 위한 CoaXPress 호스트 및 장치 참조 설계를 지원합니다.

CoaXPress(CXP)는 널리 사용되는 동축 케이블을 기반으로 하는 비전 애플리케이션을 위한 표준 통신 프로토콜입니다. 이 프로토콜은 카메라와 프레임 그래버 간에 쉽게 접속할 수 있게 해주고, GenICam 소프트웨어 표준을 지원합니다. Sensor-to-Image는 CoaXPress 인터페이스를 사용하여 FPGA 기반 송신기를 구축하기 위한 IP Core 세트와 개발 프레임워크를 제공합니다. CXP의 속도로 인해 발신자는 임베디드 트랜시버를 사용하여 FPGA 기반 빠른 CXP 코어 구현이 필요합니다. CXP 코어는 AMD 7 시리즈 이상의 장치, Intel Cyclone 10 이상의 장치 및 Microchip PolarFire 시리즈와 호환됩니다.

참조 설계의 비디오 캡처 모듈은 테스트 패턴 생성기와 함께 카메라를 시뮬레이션합니다. 이 모듈은 VHDL 소스 코드로 제공되며, 이는 최종 카메라 설계에서 센서 인터페이스와 픽셀 처리 로직으로 대체해야 합니다.

FPGA 통합 CPU(MicroBlaze, NIOS, ARM)는 CXP 수신기 또는 송신기 코어에서 여러 개의 급하지 않은 컨트롤과 구성 작업을 위해 사용됩니다. 이 소프트웨어는 C로 작성되었으며 고객이 확장할 수 있습니다

S2I의 CXP FPGA 솔루션이 FPGA IP 코어와 함께 작업 레퍼런스 디자인으로서 제공됩니다. 이 솔루션은 개발 시간을 최소화하고 작은 크기로 최고의 성능을 낼 수 있게 하며, 디자인을 커스터마이징징할 수 있도록 충분한 유연성을 남겨줍니다. Sensor to Image 코어는 콤팩트하며 사용자의 애플리케이션을 위해 FPGA에 충분한 공간을 남겨둡니다.

CXP 스트리밍 인터페이스는 비디오 센서 출력에서 CXP PHY로 가는 모든 데이터를 수신합니다. 이 인터페이스는 CXP 사양에 따라 스트리밍 채널에서 완전한 속도에 도달합니다.

설계의 일부는 바이너리 파일(예: CXP 제어 프로토콜 라이브러리)로만 제공되고, 다른 일부는 소스 코드로 제공됩니다. 설계 프레임워크는 모든 필요한 설계 파일 및 코어, Vivado 또는 Quartus 프로젝트 파일을 제공합니다. 이는 구성 가능한 테스트 패턴 생성기를 갖춘 CXP 카메라 시스템으로 구성됩니다. 이 시스템은 기성 평가 보드를 위한 참조 설계로 제공됩니다. 참조 설계는 AMD 또는 Intel 개발 도구(제공 범위에 포함되지 않음)를 사용합니다.