CoaXPress IP Core

FPGA를 위한 CoaXPress IP 코어

주요 사양
  • Compatible with AMD 7 Series (and newer) and Intel Cyclone V devices (and newer)
  • Microchip PolarFire와 예비 호환성
  • 콤팩트, 커스터마이징 가능
  • 1 Gb/s에서 40 Gb/s 이상 속도 지원
  • 작업 레퍼런스 디자인을 함께 제공



비교 구입처 안내


Sensor to Image 제품
Sensor to Image 제품


최상위 디자인

IP 코어의 첫 번째 구성 요소는 최상위 디자인입니다. 이것은 외부 하드웨어(이미저, 센서, CXP PHY)와 FPGA 내부 데이터 프로세싱 간의 인터페이스입니다. 당사는 이 모듈을 사용자 지정 하드웨어에 적용될 수 있는 VHDL 소스 코드로 제공합니다.


CoaXPress 컨트롤 인터페이스

CXP 컨트롤 인터페이스는 CXP 컨트롤 채널과 CXP PHY의 모든 데이터를 수신 및 송신하고 CXP 사양에 따라 컨트롤 채널을 구현합니다.


CoaXPress를 위한 MVDK 머신 비전 개발 키트
CoaXPress를 위한 MVDK 머신 비전 개발 키트

Sensor to Image MVDK development kit is a flexible evaluation platform for machine vision applications. It supports CoaXPress host and device reference designs for various Enclustra FPGA modules with Intel and AMD FPGAs.


CoaXPress IP 코어 설명

CoaXPress is a standard communication protocol for vision applications based on widely used coaxial cables. It allows easy interfacing between cameras and frame grabbers and supports the GenICam software standard. Sensor to Image offers a set of IP cores and a development framework to build FPGA-based products using the CoaXPress interface. Due to the speed of CXP, senders and receivers require a fast FPGA-based implementation of the CXP core, preferably using embedded transceivers. CXP cores are compatible with AMD 7 series devices (and higher) and Intel Cyclone V devices (and higher).


비디오 캡처 모듈

레퍼런스 디자인의 비디오 캡처 모듈은 테스트 패턴 생성기와 함께 카메라를 시뮬레이션합니다. 이 모듈은 VHDL 소스 코드로 제공되는데, 이 소스 코드는 카메라 디자인에서 센서 인터페이스 및 픽셀 처리 로직으로 교체되어야 합니다.


FPGA 통합 CPU

FPGA 통합 CPU(MicroBlaze, NIOS, ARM)는 CXP 수신기 또는 송신기 코어에서 여러 개의 급하지 않은 컨트롤과 구성 작업을 위해 사용됩니다. 이 소프트웨어는 C로 작성되었으며 고객이 확장할 수 있습니다


작업 레퍼런스 디자인

S2I의 CXP FPGA 솔루션이 FPGA IP 코어와 함께 작업 레퍼런스 디자인으로서 제공됩니다. 이 솔루션은 개발 시간을 최소화하고 작은 크기로 최고의 성능을 낼 수 있게 하며, 디자인을 커스터마이징징할 수 있도록 충분한 유연성을 남겨줍니다. Sensor to Image 코어는 콤팩트하며 사용자의 애플리케이션을 위해 FPGA에 충분한 공간을 남겨둡니다.


CoaXPress 스트리밍 인터페이스

CXP 스트리밍 인터페이스는 비디오 센서 출력에서 CXP PHY로 가는 모든 데이터를 수신합니다. 이 인터페이스는 CXP 사양에 따라 스트리밍 채널에서 완전한 속도에 도달합니다.


사용자 지정 구성

Some parts of the design are compiled files only (for example the CXP control protocol library), while other parts are source code. The design framework comes with all the necessary design files and cores, Vivado or Quartus project files. It is configured either as a CXP camera system with an optional CMOS imager, or as an embedded CXP host (receiver). This system is used as a reference design and evaluation board. The reference design uses the AMD or Intel development tools (not in the scope of delivery).