工程设计 - FPGA
FPGA 工程师
比利时列日或德国雄高
公司
Euresys 是一家领先的创新型高科技公司，公司设计和提供图像与视频采集组件、采集卡、FPGA IP 核以及图像处理软件。Euresys 活跃于计算机视觉、机器视觉、工厂自动化以及医学影像领域。
公司的图像采集技术涵盖模拟和数字视频采集、FPGA 编程、高频电子装置、视频压缩以及相机控制。公司近期收购了Sensor to Image，实力得以进一步提升。Sensor to Image 在成像技术领域有 30 载的经验，其产品包括 GigE Vision、USB3 Vision、CoaXPress、Camera Link 和 GenICam。我们的产品结合了高性能软件以及基于最新微电子技术的硬件开发成果。
Euresys 研发部设在比利时和德国，在欧洲、美国（加利福尼亚州）、新加坡、中国（上海、深圳）和日本（东京）设有销售与技术支持办事处，并且拥有遍布世界各地的庞大分销商网络。Euresys 为全球的 OEM 和系统集成商提供高质量的解决方案和出色的支持，这一点众所周知。加入 Euresys，您将与充满活力的年轻队员们共事，在领先的创新型公司的高科技国际化环境中工作。
职位描述
您将加入其中一个开发团队，负责为采集卡、IP 核或定制设计开发 FPGA。
该职位涉及到产品 FPGA 的架构规范、开发、仿真、文档编制和维护。
您将探索最新的高端 FPGA 器件，如 Versal、Kintex Ultrascale、Agilex、Zynq MPSoC。您将运用 Modelsim、Vivado 或 Quartus 等工具，在高度专业化的环境中工作。
工作地点为 Euresys 设在比利时列日或德国雄高的办事处。
筛选条件
电子工程师或同等硕士学历。
工作经验
- 3 年以上 FPGA 开发经验
- FPGA 和工具：AMD/Xilinx、Intel/Altera、Microchip/Microsemi、Lattice、Gowin……
- 仿真工具：ModelSim 或同等工具
- 高速接口，如 PCIe、CoaXPress、DDR4、千兆以太网。
- 编程：VHDL、Verilog、HLS、ANSI C、Tcl 脚本、Python、源代码管理。
- 熟练掌握以下语言的书面和口语能力：
- 英语（B1 或以上）
- 法语（在比利时达到 B2 或以上）或德语（在德国达到 B2 或以上）。
待遇
- 提供与市场以及您的能力相符并且有竞争力的薪酬。
- 有可能获得公司提供的汽车。
- 提供与利润挂钩的年度奖金。
- 弹性的工作时间安排，有时可以居家办公。
- 温馨友好的工作环境。