IMX Pregius IP Core

SubLVDS 수신기 및 직병렬 변환기 블록은 센서의 출력 핀에 연결되며 FPGA IO 셀을 사용하여 이미지 스트림을 역직렬화합니다. 이 블록은 매우 FPGA 종속적이며 현재 AMD FPGA로 제한됩니다. 병렬 비디오 스트림은 잘라낼 수 있으며 추가적인 처리를 위해 Camera Link와 유사한 형식으로 제공됩니다.

Sony의 IMX Pregius는 광범위하게 사용되는 일련의 고품질 CMOS 이미지 센서입니다. S2I의 IMX Pregius IP Core는 이러한 센서를 지원하며, 센서의 데이터를 읽고 센서를 제어할 수 있습니다. 이는 S2I의 MVDK 및 표준 FPGA 평가 키트와 호환되는 FMC 모듈과 함께 합의된 공통 전달 플랫폼에서 실행되는 완벽하게 작동하는 참조 설계로 제공됩니다. 이들은 함께 카메라를 설계하는 쉬운 방법을 제공합니다.

IMX 센서 자체는 자유 실행 모드에서 사용하거나 IP Core의 타이밍 및 트리거 생성기를 사용하여 슬레이브 모드에서 사용할 수 있습니다. SPI 기반 제어 인터페이스는 올바른 구성 타이밍을 따라 센서 구성을 가능하게 합니다.

IP 코어의 기능성은 컴파일 단계에서 매개변수를 통해 구성되거나, 런타임에 AXI-Lite 인터페이스를 사용하여 컨트롤 레지스터에 의해 구성됩니다. C 소프트웨어 라이브러리는 센서와 IP 코어를 구성합니다.

IP Core는 센서와 표준 FPGA 평가 보드 사이의 인터페이스를 형성하는 FMC(FPGA Mezzanine Card)를 포함하여 GigE Vision 인터페이스를 갖춘 전체 참조 설계와 함께 제공됩니다. FMC 모듈은 FMC-LPC를 준수하며 IMX CMOS 센서에 필요한 모든 전력 및 수준 적용을 수행합니다. 라이선스 모델에 따라 IP Core는 암호화된 VHDL 또는 VHDL 소스 코드로 제공될 수 있습니다. 센서를 구성하기 위한 소프트웨어 라이브러리가 포함되어 있습니다.